Запоминающий элемент на полевых транзисторах.

Запоминающий элемент на биполярных транзисторах.

Статические элементы оперативных запоминающих устройств.

Устройства памяти.

В данном курсе будем рассматривать только полупроводниковые устройства при построении оперативной и постоянной памяти.

По способу хранения бита информации устройства памяти подразделяются на: статические, динамические и постоянные. В статических устройствах для хранения бита информации используют электронные устройства -- триггеры, в динамических -- используют физическое явление -- хранение электрического заряда конденсатором, в постоянных также используют различные физические явления.

Рис. 76. ТТЛ элемент памяти.

Электронное устройство предназначенное для хранения бита информации будем называть запоминающим элементом. Рассмотрим схему и работу запоминающего элемента ТТЛ. Схема приведена на рис. 76. ТТЛ элемент памяти представляет собой схему статического триггера собранного на транэисторах VT1 и VT2. Особенность схемы состоит в том, что использованы двухэмиттерные транзисторы.

Рис. 77. Диаграмма работы ТТЛ ячейки памяти.

На диаграмме приняты следующие обозначения: UA -- напряжение на адресном проводнике; Uраз -- напряжение на разрядной шине; Iрш0 -- ток в разрядной шине нулей. Показаны режимы: 0 - t1 -- хранение; t1 - t2 -- запись “1”; t2 - t3 -- чтение “1”; t3 -t4 -- запись “0”; t4 - t5 -- чтение “0”.

Известно несколько структур полевых транзисторов, отличающихся полярностью питающих и управляющих напряжений. Поэтому при построении ячейки памяти необходимо использовать структуры, которые наилучшим образом подходят к используемым сериям логических элементов. Для серий логических элементов, имеющих положительное напряжение питания, лучше всего использовать МОП транзисторы с индуцированным каналом типа “n”, так как у этих транзисторов напряжение питания и напряжение отсечки -- положительны. Схемотехнической основой построения ячейки является статический триггер, у которого в стоковых цепях транзисторов использованы n - канальные полевые транзисторы в режиме источников тока. Схема ячейки приведена на рис. 78.

Транзисторы VT1, VT2 -- n - канальные с изоляцией канала от затвора обратносмещённым p-n переходом в режиме источника тока используются в качестве стоковых нагрузок транзисторов VT3,VT4, которые образуют статический триггер. Транзисторы VT5,VT6 , так называемые боковые транзисторы, предназначены для управления записью и считыванием информации в статическом триггере.

Рис. 78. NMOP элемент памяти.

NMOP элемент памяти имеет преимущества состоящие в том, что в схеме используются только транзисторы (резисторов нет) а это существенно упрощает технологию и удешевляет микросхему памяти.

Рассмотренные схемы ячеек памяти используются в микросхемах статической памяти и на кристалле кремния они занимают много места, что при ограниченных размерах кристалла приводит к ограничению объема микросхем статической памяти.

С целью увеличения объема запоминаемой информации в одной микросхеме необходимо искать другие схемотехнические решения для ячеек памяти.

Лекция 26.